AS4C128M32MD2A-25BIN

Alliance Memory
913-4C12832MD2A25BIN
AS4C128M32MD2A-25BIN

Herst.:

Beschreibung:
DRAM LPDDR2, 4G, 128M X 32, 1.2V, 134 BALL BGA, 400MHZ, Industrial TEMP - Tray

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 86

Lagerbestand:
86 sofort lieferbar
Lieferzeit ab Hersteller:
20 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
€ -,--
Erw. Preis:
€ -,--
Vorauss. Zolltarif:

Preis (EUR)

Menge Stückpreis
Erw. Preis
€ 16,92 € 16,92
€ 15,70 € 157,00
€ 15,20 € 380,00
€ 14,84 € 742,00
€ 14,19 € 1 419,00
€ 13,83 € 2 323,44
€ 13,34 € 6 723,36
1 008 Kostenvoranschlag

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM Mobile - LPDDR2
4 Gbit
32 bit
400 MHz
FBGA-134
128 M x 32
5.5 ns
1.14 V
1.95 V
- 40 C
+ 85 C
AS4C128M32MD2A-25
Tray
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 168
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 130 mA
Gewicht pro Stück: 2,191 g
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320036
MXHTS:
8542320201
ECCN:
EAR99

DDR2 SDRAM

Alliance Memory DDR2 SDRAM is designed to comply with DDR2 SDRAM key features. Features such as posted CAS# with additive latency, Write latency=Read latency -1, and On-Die Termination (ODT). All of the control and address inputs are synchronized with a pair of externally supplied differential clocks. Inputs are latched at the cross point of differential clocks (CK rising and CK# falling). All I/Os are synchronized with a pair of bidirectional strobes (DQS and DQS#) in a source synchronous fashion. The address bus is used to convey row, column, and bank address information in RAS #, CAS# multiplexing style.

Stromsparender DDR2-SDRAM

Alliance stromsparende DDR2-SDRAM-Speicher sind Hochgeschwindigkeits-CMOS- und Dynamic-Access-Speicher, die intern als 8-Bank-Speicher konfiguriert sind. Diese DDR2-SDRAM verfügen über 4-Bit-Prefetch-DDR-Architektur, programmierbare Lese- und Schreib-Latenzen, automatische temperaturkompensierte Selbstauffrischung (TCSR) und Taktstopp-Fähigkeit. Der DDR2-SDRAM reduziert die Anzahl der Eingangspins im System durch Verwendung einer Architektur mit doppelter Datenrate auf dem Befehls-/Adressbus (CA-Bus). Diese CA-Bus dient zur Übertragung von Adress-, Befehls- und Bankdaten. Dieser DDR2-SDRAM kann einen Hochgeschwindigkeitsbetrieb erreichen, indem eine Architektur mit doppelter Datenrate an den DQ-Pins (bidirektionaler/differenzieller Datenbus) verwendet wird.