AS4C32M8SA-7TCN

Alliance Memory
913-AS4C32M8SA7TCN
AS4C32M8SA-7TCN

Herst.:

Beschreibung:
DRAM SDRAM, 256M, 32M X 8, 3.3V, 54PIN TSOP II, 143 MHZ, COMMERCIAL TEMP - Tray

ECAD Model:
Den kostenlosen Library Loader herunterladen, um diese Datei für Ihr ECAD Tool zu konvertieren. Weitere Infos zu ECAD-Modell.

Auf Lager: 9 912

Lagerbestand:
9 912 sofort lieferbar
Lieferzeit ab Hersteller:
6 Wochen Geschätzte Produktionszeit des Werks für Mengen, die größer als angezeigt sind.
Minimum: 1   Vielfache: 1
Stückpreis:
€ -,--
Erw. Preis:
€ -,--
Vorauss. Zolltarif:

Preis (EUR)

Menge Stückpreis
Erw. Preis
€ 5,07 € 5,07
€ 4,73 € 47,30
€ 4,58 € 114,50
€ 4,48 € 224,00
€ 4,27 € 461,16
€ 4,20 € 907,20
€ 4,12 € 2 224,80
€ 4,02 € 4 341,60
€ 3,91 € 10 134,72

Produktattribut Attributwert Attribut auswählen
Alliance Memory
Produktkategorie: DRAM
RoHS:  
SDRAM
256 Mbit
8 bit
143 MHz
TSOP-II-54
32 M x 8
5.4 ns
3 V
3.6 V
0 C
+ 70 C
AS4C32M8SA
Tray
Marke: Alliance Memory
Land der Bestückung: Not Available
Land der Verbreitung: Not Available
Ursprungsland: TW
Feuchtigkeitsempfindlich: Yes
Montageart: SMD/SMT
Produkt-Typ: DRAM
Verpackung ab Werk: 108
Unterkategorie: Memory & Data Storage
Versorgungsstrom - Max.: 55 mA
Gewicht pro Stück: 2,171 g
Produkte gefunden:
Um ähnliche Produkte anzuzeigen, wählen Sie mindestens ein Kontrollkästchen aus
Um ähnliche Produkte in dieser Kategorie anzuzeigen, wählen Sie mindestens ein Kontrollkästchen oben aus.
Ausgewählte Attribute: 0

CNHTS:
8542329010
CAHTS:
8542320020
USHTS:
8542320024
MXHTS:
8542320299
ECCN:
EAR99

AS4C SDRAM

Alliance Memory AS4C SDRAM is high-speed CMOS synchronous DRAM containing 64Mbits, 128Mbits, or 256Mbits. They are internally configured as 4 banks of 1M, 2M, or 4M word x 16 DRAM with a synchronous interface (all signals are registered on the positive edge of the clock signal, CLK). Read and write accesses to the SDRAM are burst oriented, accesses start at a selected location and continue for a programmed number of locations in a programmed sequence. Accesses begin with the registration of a BankActivate command, which is then followed by a Read or Write command.