Altera STRATIX 10 GX 650 Serie FPGA – Universalschaltkreis

Ergebnisse: 22
Auswählen Bild Teile-Nr.
 Herst.
Beschreibung Datenblatt Verfügbarkeit Preis (EUR) Ergebnisse in der Tabelle nach dem Einheitspreis bei Ihrer Menge filtern.
Menge RoHS ECAD Model Serie
Anzahl der Logik-Elemente
Adaptive Logikmodule – ALMs
Embedded Speicher
Anzahl der I/Os
Minimale Betriebstemperatur
Maximale Betriebstemperatur
Übertragungsgeschwindigkeit
Anzahl der Transceiver
Montageart
Verpackung/Gehäuse
Verpackung
Altera 1SG065HH1F35E1VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH1F35E2LG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH1F35E2VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH1F35I1VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH1F35I2LG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH1F35I2VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH2F35E1VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH2F35E2LG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH2F35E2VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH2F35I1VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH2F35I2LG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH2F35I2VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH3F35E1VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH3F35E2LG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH3F35E2VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH3F35E3VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH3F35E3XG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit 0 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH3F35I1VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH3F35I2LG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH3F35I2VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray
Altera 1SG065HH3F35I3VG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 207360 ALM 49 Mbit 392 I/O - 40 C + 100 C 28.3 Gb/s 24 Transceiver SMD/SMT FBGA-1152 Tray
Altera 1SG065HH3F35I3XG
Altera FPGA – Universalschaltkreis
Datenblatt
Nicht-auf-Lager-Vorlaufzeit 16 Wochen
Min.: 3
Mult.: 1

STRATIX 10 GX 650 650000 LE 0 bit - 40 C + 100 C 28.3 Gb/s 24 Transceiver Tray